# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-354887

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

H01S 3/18

H01S 3/18

請求項の数6 OL (全 8 頁) 審査請求 有

(21)出願番号

特願平10-162298

(71)出願人 000004237

東京都港区芝五丁目7番1号

(22)出願日 平成10年(1998) 6月10日

(72)発明者 井元 康雅

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 若林 忠 (外4名)


日本電気株式会社

# (54) 【発明の名称】 半導体レーザの製造方法

## (57)【要約】

【課題】 本発明は、回折格子のえぐれを抑えた均一な 回折格子基板の製造方法及びこの基板を用いた部分的に 回折格子を有する半導体レーザの製造方法を提供するこ とを目的とする。

【解決手段】 半導体基板上に回折格子を形成するため のレジストパターンを、回折格子形成領域終端部で、開 口面積が徐々に増大するように形成し、さらにエッチン グレ、回折格子基板を作製する。この回折格子基板の上 にガイド層、活性層、クラッド層を成長させて半導体レ ーザを作製する。



2

#### 【特許請求の範囲】

【請求項1】 半導体基板上に回折格子を形成するためのレジストパターンを、回折格子形成領域終端部で、開口面積が徐々に増大するように形成するレジストパターニング工程と、このレジストパターンを用いてエッチングにより半導体基板に回折格子を形成するエッチング工程とを有する部分的に回折格子を有する半導体レーザの回折格子基板の製造方法。

【請求項2】 前記レジストパターニング工程が、電子 ビームを用いてレジスト上にパターン形成するレジスト パターニング工程である請求項1記載の部分的に回折格 子を有する半導体レーザの回折格子基板の製造方法。

【請求項3】 前記レジストパターニング工程において、前記レジストパターンが、開口長は一定で、開口幅を徐々に広げることによって開口面積を広げたレジストパターンである請求項1または2記載の部分的に回折格子を有する半導体レーザの回折格子基板の製造方法。

【請求項4】 前記レジストパターニング工程において、前記レジストパターンが、開口幅は一定で、開口長を徐々に広げることによって開口面積を広げたレジストパターンである請求項1または2記載の部分的に回折格子を有する半導体レーザの回折格子基板の製造方法。

【請求項5】 前記エッチング工程において、エッチングが、ウエットエッチングである請求項1~4のいずれかに記載の部分的に回折格子を有する半導体レーザの回折格子基板の製造方法。

【請求項6】 請求項1~5記載のいずれかの製造方法を用いて製造した部分的に回折格子を有する半導体レーザの回折格子基板を用いて、さらに前記回折格子基板の上にガイド層、活性層、クラッド層を成長させる工程を有する半導体レーザの製造方法。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電子ビーム露光法 を用いた部分的に回折格子を有する半導体レーザの回折 格子基板の製造方法、及びこの回折格子基板を用いた部 分的に回折格子を有する半導体レーザの製造方法に関す る。

### [0002]

【従来の技術】回折格子を有する半導体レーザの製造方法においては、回折格子基板上の回折格子形状を精密に制御することが性能、歩留まりを確保する上で最も重要な要素の一つとなっている。この目的のために、電子ビーム露光(以下EB露光)により、精密に制御された周期をもった精細な回折格子レジストパターンを半導体基板上に形成し、エッチングにより、このレジストパターンを半導体基板上に転写する方法が知られている。この場合、EB露光によりウエハー全面にわたり回折格子パターンを形成することは膨大な露光時間を要することから、通常は部分的に回折格子を形成し、回折格子形成部

のみ露光して、開口パターンを形成する方法か知られている。

【0003】図13は、上記の従来法により回折格子を 形成した回折格子基板の模式図であるが、半導体基板3 02上に塗布されたレジスト305の一部に回折格子を 形成するための回折格子レジストパターン301が形成 され、ウェットエッチングにより、回折格子306が形成されていることを示す図である。この図に示すよう に、レジストパターンが同一面積の開口部の繰り返し構 10 造である場合、パターン効果により、回折格子形成領域 終端部303の近傍でエッチング速度が速くなり、回折 格子のえぐれ304を生じ、均一な形状の回折格子でき ないという問題を生じている。

【0004】このような不均一な部分回折格子を持つ半 導体レーザでは、回折格子形成領域終端部の境界で、回 折格子のえぐれ形状に起因した光の反射や散乱により、 レーザ導波損失や電界分布不均一を引き起こすという問 題をもたらしている。

### [0005]

(2)

「発明が解決しようとする課題】本発明は、回折格子の えぐれを抑えた均一な回折格子基板の製造方法及びこの 基板を用いた部分的に回折格子を有する半導体レーザの 製造方法を提供することを目的とする。

#### [0006]

30

【課題を解決するための手段】本発明は、半導体基板上に回折格子を形成するためのレジストパターンを、回折格子形成領域終端部で、開口面積が徐々に増大するように形成するレジストパターニング工程と、このレジストパターンを用いてエッチングにより半導体基板に回折格子を形成するエッチング工程とを有する部分的に回折格子を有する半導体レーザの回折格子基板の製造方法に関する。

【0007】さらに本発明は、上記製造方法を用いて製造した部分的に回折格子を有する半導体レーザの回折格子基板を用いて、さらに前記回折格子基板の上にガイド層、活性層、クラッド層を成長させる工程を有する半導体レーザの製造方法に関する。

【0008】本発明者は、レジストパターンと回折格子のえぐれの関係を鋭意調べた結果、特にウエットエッチングの場合、回折格子形成領域終端部において、エッチング液が滞留しやすいことにより、回折格子のえぐれ現象が発生することを見い出した。すなわち、レジストパターンが一定の周期で形成されている部分については、エッチング液の消費速度が一定であるが、回折格子形成領域終端部においては、エッチング部位の急激な減少により、エッチング液の消費速度もそれに伴い低下するため(パターン効果)、その結果滞留するのである。したがって、回折格子形成領域終端部に近づくにしたがってレジストパターンの開口面積を徐々に広げることにより、回折格子形成領域終端部と内部方向の回折格子形成

領域とでエッチング液の消費速度を合わせ、滞留を避けることにより均一な回折格子形状を得ることが可能となり本発明に到った。

### [0009]

【実施例】(実施例1)本発明の一実施例として、電界吸収型変調器を集積したDFBレーザの製造工程を、図1~12に示す。

【0010】まず、図1に示すようにn型(100)面 方位の1n P基板101上にレジスト102を塗布し、 <011>方向にE B露光により、レーザ部103のみに開口長100nm(一定値)、周期241. 7nm (一定値)の回折格子レジストパターン104を部分的に形成した。ウエハー上ではパターンが繰り返し形成されるため $400\mu$  m長の平坦部と $1000\mu$  m長の回折格子部が繰り返し形成されたことになる。このとき、レジストパターン開口幅は回折格子形成領域終端部105から内部方向106に向かって $5\mu$  mにわたり $10\mu$  m から $5\mu$  mへと変化させた。

【0011】本実施例では、開口幅を内部から回折格子 形成領域終端部105に向かって線形的に広げた。した がって開口面積も線形的に増大したことになる。変化さ せた領域は、終端部105から内部方向106に向かっ て5μmの範囲であった。内部方向106に向かってこ の5μmmの範囲から先の範囲では、開口幅は一定値5 μmとした。5μmから先の部分で一定値とした理由 は、この領域では、もはやパターン効果によるエッチン グ速度の上昇を無視できる領域であるからである。この パターン効果の影響の及ぶ範囲については、本実施例で は、回折格子形成領域終端部105から内部方向106 に向かって5μmの範囲としたが、回折格子の設計によ るため、5μmの範囲に限定されるものではなく、適宜 選択できる。開口幅の変化のさせ方は、本実施例では、 線形的に変化させたが、内部から回折格子形成領域終端 部105に向かって2次関数、3次関数等のn次関数 や、指数的に増加させることも可能であり、この関数に ついては、回折格子の深さが均一になるように適宜選択 することができる。

【0012】次に、エッチング方法としてウエットエッチングにより回折格子を形成した。レジストのエッチングができればウエットエッチングに限定されない。本実施例では、臭化水素と過酸化水素と水とからなるエッチング液を用いてInP基板上に回折格子レジストパターン104を転写し回折格子107を形成した。図2は図1のA-A、線に沿ったウェットエッチング後の断面図を示す。次にレジストを除去し、部分的に回折格子を有する半導体レーザの回折格子基板を完成させた。さらに、この基板上に図3に示すように、熱CVD法によりSiO2を150nm堆積させ、<011>方向に間隔が1.5 $\mu$ m、幅はレーザ部103で18 $\mu$ m、長さ500 $\mu$ m、変調器部108では幅5 $\mu$ m、長さ200 $\mu$ 

mとなる1対のストライプパターンに通常のフォトリソグラフィとウェットエッチングにより加工し成長阻止マスク109を形成した。

4

【0013】次に、図4に示すように、選択MOVPE (Metal Organic Vapor PhaseEpitaxy: 有機金属気 相成長) により成長圧力75 Torr、成長温度625 °Cで、層厚 0. 1 µ m、キャリア濃度 5 x 1 0 <sup>17</sup> c m<sup>-3</sup> でバンドギャップ波長が1. 13μmのInGaAsP 層ガイド層、レーザ部でバンドギャップ波長組成が1. 56 μ m と なるような 層厚 6 n m の 0 . 5 % 歪 I n G a AsPウェルと層厚8nmのバンドギャップ波長が1. 13μmのバリア層をもつ8周期のMQW (Multi Qua ntum Well:多重量子井戸)活性層、層厚60nm、キ ャリア濃度  $5 \times 10^{17} \text{ cm}^{-3}$ でバンドギャップ波長が 1. 13μmのInGaAsP光閉じ込め層、層厚0.  $1 \mu m$ 、キャリア濃度  $5 \times 10^{17} c m^{-3} \sigma p - I n P ク$ ラッド層を順次積層し導波路メサ110を形成した。こ のとき、変調器部のMQW層のバンドギャップ波長は 1.  $47 \mu \text{ m}$   $\tau$   $\delta$   $\delta$   $\delta$   $\delta$ 

【0014】次に、通常のフォトリソグラフィとウェットエッチングにより成長阻止マスク開口幅を $7\mu$  m幅に広げた後、図5に示すように、選択MOVPEにより、成長圧力75Torr、成長温度625Cで層厚0.3 $\mu$ m、キャリア濃度 $5\times10^{17}$ cm $^{-3}$ のp-InP層と、層厚 $1.5\mu$ m、キャリア濃度 $1\times10^{18}$ cm $^{-3}$ のp-InP層からなる埋め込み層111、層厚 $0.2\mu$ m、キャリア濃度 $5\times10^{18}$ cm $^{-3}$ のInGaAsキャップ層112を順次積層し、結晶成長が完了した。

【0015】その後、 $SiO_2113$ を350nm堆積させ、通常のフォトリソグラフィとウェットエッチングにより、コンタクト用の窓を開け、Ti、Auをそれぞれ100nm、300nmの厚みにスパッタ法により堆積させ、通常のフォトリソグラフィとウェットエッチングにより変調器部、レーザ部にそれぞれパッド構造のp側電極114を形成した後、ウエハーを100 $\mu$ mに研磨し、裏面にn側電極115となるTi、Auをそれぞれ100nm、300nmの厚みにスパッタ法により堆積させ、 $N_2$ 雰囲気中でシンターを行った。最後にレーザ部、変調器部の中央で劈開し、レーザ側の端面に反射率90%の高反射膜116、変調器側に反射率0.1%の低反射膜117を形成して、図6に示すように素子を完成させた。

【0016】このように、レーザ部103に回折格子107を形成する際に、回折格子パターン104の開口幅を回折格子終端部105の近傍で漸次広くすることにより、ウェットエッチング時に回折格子終端部105の近傍でパターン効果によりエッチング速度が速くなるため発生する回折格子のえぐれを抑制し、均一な形状の回折格子107を形成した。その結果、導波路の不連続が発生しない。従って、回折格子形成領域と平坦部境目で、

導波路不連続に起因する光の反射によるシングルモード 歩留まりの低下を防ぎ、散乱に起因する変調器部との結 合損を防止するという効果がもたらされる。

【0017】本実施例で製造した素子を評価したところ、レーザ発振スペクトルのシングルモード歩留まりとして70%と、端面位相のランダム性から予想される理論値にほぼ一致する良好な結果が得られた。また、DFBレーザ部と変調器部との光学的結合はほぼ100%であった。また、レーザの発振しきい値8mA、100mAでの光出力10mW、2Vの逆バイアス電圧を変調器に印加したときの消光比15dB以上と、従来と遜色のない特性が得られた。更に、変調速度2.5Gb/sで150kmのノーマルファイバによる伝送試験においても、ペナルティが1dB以下と、良好な結果が得られた。

【0018】 (実施例2) 本発明の一実施例として、アナログ伝送用部分回折格子型レーザの製造工程を、図7~12に示す。

【0019】図7に示すようにまず、n型(100)面方位のInP基板201上にレジスト202を塗布し、<011>方向にEB露光により、素子長300 $\mu$ mのうち、回折格子レジストパターン203を長さ100 $\mu$ mにわたり形成した。このときの回折格子レジストパターンは、幅5 $\mu$ m(一定値)、周期202.7nm(一定値)で、ウエハー上ではパターンが繰り返し形成されるため400 $\mu$ m長の回折格子部と200 $\mu$ m長の平坦部とが繰り返し形成されたことになる。このとき、パターン開口長は回折格子形成領域終端部204から内部方向205に向かって3 $\mu$ mにわたり150nmから50nmへと変化させた。

【0020】本実施例では、開口長を内部から回折格子 形成領域終端部204に向かって線形的に広げた。した がって開口面積も線形的に増大したことになる。変化さ せた領域は、終端部204から内部方向205に向かっ て3μmの範囲であった。内部方向205に向かってこ の3 μ mの範囲から先の範囲では、開口長は一定値50 nmとした。この理由は、実施例1の場合と同じく、こ の3μmの範囲から先の範囲では、パターン効果の影響 を無視できる範囲であるからである。この範囲について は、実施例1と同じく回折格子のパターン設計によるも のであり、適宜選択される。開口長の変化のさせ方は、 本実施例では、線形的に変化させたが、内部から回折格 子形成領域終端部204に向かって2次関数、3次関数 等のn次関数にしたがって、増加させることも可能であ り、また指数的に増加させることも可能であり、この関 数については、回折格子の深さが一定になるように適宜 選択できる。

【0021】次に、エッチング方法としてウエットエッ エハーを $90\mu$  mに研磨し、裏面にn 側電極214 とな チングにより回折格子を形成した。レジストのエッチン るTi、Auをそれぞれ100nm、300nmの厚み グができればウエットエッチングに限定されない。本実 50 にスパッタ法により堆積させ、 $N_2$ 雰囲気中でシンター

施例では、臭化水素と過酸化水素と水とからなるエッチング液で1 n P基板上に回折格子パターン2 0 3 を転写し回折格子2 0 6 を形成した。図 8 は図 7 の B - B ,線に沿ったウェットエッチング後の断面図を示す。次にレジストを除去し、部分的に回折格子を有する半導体レーザの回折格子基板を完成させた。さらに、この基板上に図 9 に示すように、熱 C V D 法により S i O 2 を 1 5 0 n m 堆積させ、< 0 1 1 > 方向に間隔が 1 . 5  $\mu$  m、幅 3  $\mu$  mの一対のストライプパターンに通常のフォトリソ . グラフィとウェットエッチングにより加工し、成長阻止マスク 2 0 7 を形成した。

【0022】次に図10に示すように、選択MOVPE により成長圧力75Torr、成長温度625℃で、層 厚が  $0.1 \mu m$ 、キャリア濃度  $1 \times 10^{18} c m^{-3}$ でバン ドギャップ波長が1.05μmのInGaAsPガイド 層、層厚0. 02  $\mu$  m、キャリア濃度1 x 1 0  $^{18}$  c m  $^{-3}$ の In Pスペーザ層、バンドギャップ波長組成が 1.3 1 μ m となるような層厚 5 n m の 0. 7 % 歪 I n G a A s Pウェルと層厚10nmのバンドギャップ波長が1. 05μmのバリア層をもつ7周期のノンドープMQW活 性層、層厚90nm、バンドギャップ波長が1.05μ mのノンドープInGaAsP光閉じこめ層、層厚0.  $1 \mu m$ 、キャリア濃度  $5 \times 10^{17} cm^{-3}$ の p - I n P クラッド層を順次形成し導波路メサ208を形成した。次 に、ウエハー全面にSiO2を350nm堆積させた 後、フォトリソグラフィとウェットエッチングにより、 メサ上にSiO2パターンを形成した。

【0023】次に、選択MOVPEにより成長圧力75 Torr、成長温度625℃で層厚0.3 $\mu$ m、キャリア濃度5x10 $^{17}$ cm $^{-3}$ のp-InP層、層厚1 $\mu$ m、キャリア濃度1x10 $^{18}$ cm $^{-3}$ のn-InP層、層厚0.2 $\mu$ m、キャリア濃度5x10 $^{17}$ cm $^{-3}$ のp-InP層を順次積層し、SiO2マスクを除去した後、MOVPE成長により、成長圧力75Torr、成長温度625℃で層厚1.5 $\mu$ m、キャリア濃度1x10 $^{18}$ cm $^{-3}$ のp-InP層を成長してサイリスタ構造の電流ブロック層209を形成し、層厚0.2 $\mu$ m、キャリア濃度5x10 $^{18}$ cm $^{-3}$ のInGaAsキャップ層210を順次積層し、図11に示すように結晶成長を完了した。

【0024】次に、通常のフォトリソグラフィとウェットエッチングにより幅10μmのメサストライプ211を形成した。その後、SiO2212を350nm堆積させ、通常のフォトリソグラフィとウェットエッチングにより、コンタクト用の窓を開け、Ti、Auをそれぞれ100nm、300nmの厚みにスパッタ法により堆積させ、通常のフォトリソグラフィとウェットエッチングによりパッド構造のp側電極213を形成した後、ウエハーを90μmに研磨し、裏面にn側電極214となるTi、Auをそれぞれ100nm、300nmの厚みにスパッタ法により堆積させ、No雰囲気中でシンター

7

を行った。最後に回折格子形成領域、平坦領域のそれぞれ中央で劈開し、平坦面領域側の端面に反射率70%の高反射膜215、回折格子領域端面に反射率1%の低反射膜216を形成して、図12に示すように素子を完成させた。

【0025】このように、回折格子206を形成する際 に、回折格子パターン203の開口長を回折格子終端部 204の近傍で漸次長くすることにより、ウエットエッ チング時に、回折格子終端部204の近傍でパターン効 果によりエッチング速度が速くなるために発生する回折 10 格子のえぐれを抑制し、均一な形状の回折格子107を 形成した。その結果、導波路の不連続が発生しない。従 って、回折格子終端部204での導波路不連続に起因す る光の反射や散乱が抑制され、導波路方向での電界分布 を均一にして良好なアナログ特性を得るという、部分回 折格子型DFBレーザの性能が充分引き出された。本実 施例のアナログ特性を評価したところ光出力30mW時 の相互2次変調歪み-65dBと従来に比べ10dB以 上の改善が見られた。また、発振しきい値10mA、ス ロープ効率 0.58W/Aと静特性も従来と遜色のない 20 結果が得られた。

#### [0026]

【発明の効果】本発明によれば、回折格子を形成するためのレジストパターンを、回折格子形成領域終端部において、開口面積を徐々に増大するように形成することにより、その後のウエットエッチング工程において、回折格子形成領域終端部でのパターン効果によるエッチング速度の上昇を抑えることが可能になる。この結果、レーザ導波損失や電解分布不均一のない部分的に回折格子を有する半導体レーザの製造方法を提供することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図2】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図3】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図4】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図5】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図6】本発明の一実施例である電界吸収型変調器を集積したDFBレーザの製造工程を示す図である。

【図7】本発明の一実施例であるアナログ伝送用部分回 折格子型レーザの製造工程を示す図である。

【図8】本発明の一実施例であるアナログ伝送用部分回 折格子型レーザの製造工程を示す図である。

【図9】本発明の一実施例であるアナログ伝送用部分回

折格子型レーザの製造工程を示す図である。

【図10】本発明の一実施例であるアナログ伝送用部分 回折格子型レーザの製造工程を示す図である。

8

【図11】本発明の一実施例であるアナログ伝送用部分 回折格子型レーザの製造工程を示す図である。

【図12】本発明の一実施例であるアナログ伝送用部分 回折格子型レーザの製造工程を示す図である。

【図13】従来法を用いた半導体レーザの回折格子基板の製造方法を示す図である。

#### 10 【符号の説明】

101 InP基板

102 レジスト

103 レーザ部

104 回折格子レジストパターン

105 回折格子形成領域終端部

106 内部方向

107 回折格子

108 変調器部

109 成長阻止マスク

110 導波路メサ

111 埋め込み層

112 キャップ層

113 SiO2

114 p側電極

115 n側電極

116 高反射膜

1 1 7

201 InP基板

低反射膜

202 レジスト

30 203 回折格子レジストパターン

204 回折格子形成領域終端部

205 内部方向

206 回折格子

207 成長阻止マスク

208 導波路メサ

209 電流ブロック層

210 キャップ層

211 メサストライプ

2 1 2 S i O<sub>2</sub>

40 213 p側電極

214 n側電極

215 高反射膜

216 低反射膜

301 回折格子レジストパターン

302 半導体基板


303 回折格子形成領域終端部

304 回折格子のえぐれ


305 レジスト

306 回折格子


【図1】




【図2】




【図4】




【図8】




【図3】




【図5】




【図13】





【図7】



【図11】

